北京哪有治白癜风 http://m.39.net/pf/bdfyy/bjzkbdfyy/一，概述
锁相环（PLL）和延迟锁环（DLL）在当今的芯片中提供了关键的时钟功能。如果针对特定的SoC进行了适当的优化，这些电路将改善整个芯片的功率，性能和面积。
从高性能云计算到超低功耗EdgeAI和IoT，在所有市场中，针对确切应用进行的优化已变得至关重要。
本文介绍了Application-Optimized?IP如何帮助业界朝硅基芯片的极端定制化方向发展，并介绍了针对终端应用进行优化以增强性能，降低功耗和面积（PPA）的三种特定方式。
诸如PLL和DLL之类的定时电路（TimingCircuit）在每个市场中都是必不可少的。
经过应用优化的IP是使用％数字，可完全综合的IP技术针对精确的客户规格及其特定应用要求而定制的IP模块，可以在数周内交付，而不会影响流片时间表。
数字应用优化IP的三个主要优点是：
性能随流程节点而扩展。
由于具有全面的合成能力，因此可以加快产品上市时间。
极高的PPA效率。（例如，已经在生产中的纳瓦PLL的面积缩小了倍。）
本文的讨论主要集中在PLL和DLL。重要的是要注意，所讨论的每个因素也适用于其他模拟功能，例如ADC和DAC。以下是业界推动高度定制的，特定于应用的SoC的一些关键因素。
二。业界推动针对特定应用的SoC
在过去的十年中，对专门针对最终用户应用以及数据进行了优化的定制硅芯片的需求已大大增加。例如，苹果，三星和最近的特斯拉已经展示了共同优化芯片和软件的优势。
此外，相关的参与者（例如设备和材料公司）已经意识到了定制的需求。其中一个例子是美国应用材料公司（AppliedMaterials）在年成立的META中心，该中心旨在促进从材料到系统的整个开发堆栈的定制，以提高效率。
代工厂通过引入针对不同市场领域（例如，美国，欧洲和中国）的每种工艺的多种风格来满足这种对定制的需求。物联网，移动和高性能计算。大型半导体公司通常拥有晶圆数量来证明自己适合其应用的自定义工艺调整的合理性。
业界朝着极端定制的方向发展，因此需要对应用程序进行优化的IP。从PPA和上市时间的角度来看，这种极端定制的动力给模拟IP生态系统带来了巨大压力。尽管PLL和DLL几十年来一直是芯片的重要组成部分，但直到最近才可以使用％数字可合成技术来满足极端定制的需求。
如果不进行优化，诸如PLL和DLL之类的关键模拟功能可能会对整个系统的功率和性能产生不利影响。本讨论的其余部分提供了为什么应用优化的可综合PLL和DLL代替现成的定制模拟PLL和DLL成为定制芯片的实际选择的原因。
三，应用优化的PLL/DLL的三种方式可帮助优化SoC性能
在讨论使用应用优化的可合成PLL/DLL成为实现芯片级性能优化的创新的三个原因之前，下面介绍了解决现成IP或内部IP自定义开发可能对您的能力产生不利影响的几种方法，其可能影响优化您的芯片
购买现成的模拟IP时，最终要为IP定制芯片，而不是为SoC和所需应用定制IP。您可能需要调整芯片的布局或DFT计划以及电力传输网络，以将IP适配到您的芯片中。
IP可用性通常可以决定选择某个过程节点的决定。公司通常会为了IP可用性而选择旧的过程节点，这会对整个系统的功能和性能产生不利影响。解决一个较旧的过程可能会使整个系统的竞争力降低。
芯片设计团队可以选择内部开发自己的模拟IP。但是，这大大延长了设计周期的持续时间，并增加了达到目标市场窗口的风险。
CustomAnalogvs.“Digital”vs.FullySynthesizablePLLs
在下面的小节中，我们将％数字可合成PLL和DLL与模拟同类产品进行比较，以实现最佳的芯片级PPA。功率，性能，工作电压和上市时间等重要因素将在下面以数字与模拟格式进行讨论。每个小节还说明了对芯片级性能的影响。
1.低电源电压操作导致芯片功耗降低
当今的许多电子设备都使用电池供电，并具有严格的电源要求。这些严格的电源要求通常需要低电源电压操作，这对模拟电路是一个挑战。
数字电路架构不需要精确的电压/电流偏置，这可以为数字PLL和DLL提供更高的灵活性，以支持与低功耗设计相关的较低电源电压。
电源和电源电压之间的关系是二次关系。因此，电源电压是降低功耗的重要手段。设计人员可以降低电源电压，以减少在更多能源受限的应用或场景中的功耗，并在需要更快的操作时提高功耗。
模拟电路要求大多数晶体管保持在饱和区域，这对电源电压设置了严格的下限。对更高电源电压的需求不仅会影响SoC的功率，还会影响整个系统的BOM，因为它可能需要系统中的其他电源管理IC。
对于具有足够鲁棒性的大批量生产，模拟量甚至无法实现某些低电压操作，例如接近阈值。此外，模拟电路对低压操作中的噪声非常敏感，而数字电路则具有更高的抗噪能力。
功率与电源电压
影响：电源电压的灵活性以及降低芯片功耗的能力。在广泛的电源电压下工作的灵活性使设计团队能够减少整个芯片的功耗，而不会给输电网络增加额外的复杂性。
消除对更高电源电压的需求，还可以通过简化板级电源管理来降低总体系统级成本。
2.硅面积
面积始终是大批量应用的主要
